一、芯片設計全流程？

芯片設計分為前端設計和后端設計，前端設計（也稱邏輯設計）和后端設計（也稱物理設計）并沒有統一嚴格的界限，涉及到與工藝有關的設計就是后端設計。

前端設計全流程：

1. 規格制定

芯片規格，也就像功能列表一樣，是客戶向芯片設計公司（稱為Fabless，無晶圓設計公司）提出的設計要求，包括芯片需要達到的具體功能和性能方面的要求。

2. 詳細設計

Fabless根據客戶提出的規格要求，拿出設計解決方案和具體實現架構，劃分模塊功能。

3. HDL編碼

使用硬件描述語言（VHDL，Verilog HDL，業界公司一般都是使用后者）將模塊功能以代碼來描述實現，也就是將實際的硬件電路功能通過HDL語言描述出來，形成RTL（寄存器傳輸級）代碼。

4. 仿真驗證

仿真驗證就是檢驗編碼設計的正確性，檢驗的標準就是第一步制定的規格?？丛O計是否精確地滿足了規格中的所有要求。規格是設計正確與否的黃金標準，一切違反，不符合規格要求的，就需要重新修改設計和編碼。 設計和仿真驗證是反復迭代的過程，直到驗證結果顯示完全符合規格標準。

仿真驗證工具Synopsys的VCS，還有Cadence的NC-Verilog。

5. 邏輯綜合――Design Compiler

仿真驗證通過，進行邏輯綜合。邏輯綜合的結果就是把設計實現的HDL代碼翻譯成門級網表netlist。綜合需要設定約束條件，就是你希望綜合出來的電路在面積，時序等目標參數上達到的標準。邏輯綜合需要基于特定的綜合庫，不同的庫中，門電路基本標準單元（standard cell）的面積，時序參數是不一樣的。所以，選用的綜合庫不一樣，綜合出來的電路在時序，面積上是有差異的。一般來說，綜合完成后需要再次做仿真驗證（這個也稱為后仿真，之前的稱為前仿真）。

邏輯綜合工具Synopsys的Design Compiler。

6. STA

Static Timing Analysis（STA），靜態時序分析，這也屬于驗證范疇，它主要是在時序上對電路進行驗證，檢查電路是否存在建立時間（setup time）和保持時間（hold time）的違例（violation）。這個是數字電路基礎知識，一個寄存器出現這兩個時序違例時，是沒有辦法正確采樣數據和輸出數據的，所以以寄存器為基礎的數字芯片功能肯定會出現問題。

STA工具有Synopsys的Prime Time。

7. 形式驗證

這也是驗證范疇，它是從功能上（STA是時序上）對綜合后的網表進行驗證。常用的就是等價性檢查方法，以功能驗證后的HDL設計為參考，對比綜合后的網表功能，他們是否在功能上存在等價性。這樣做是為了保證在邏輯綜合過程中沒有改變原先HDL描述的電路功能。

形式驗證工具有Synopsys的Formality

后端設計流程：

1. DFT

Design For Test，可測性設計。芯片內部往往都自帶測試電路，DFT的目的就是在設計的時候就考慮將來的測試。DFT的常見方法就是，在設計中插入掃描鏈，將非掃描單元（如寄存器）變為掃描單元。關于DFT，有些書上有詳細介紹，對照圖片就好理解一點。

DFT工具Synopsys的DFT Compiler

2. 布局規劃(FloorPlan)

布局規劃就是放置芯片的宏單元模塊，在總體上確定各種功能電路的擺放位置，如IP模塊，RAM，I/O引腳等等。布局規劃能直接影響芯片最終的面積。

工具為Synopsys的Astro

3. CTS

Clock Tree Synthesis，時鐘樹綜合，簡單點說就是時鐘的布線。由于時鐘信號在數字芯片的全局指揮作用，它的分布應該是對稱式的連到各個寄存器單元，從而使時鐘從同一個時鐘源到達各個寄存器時，時鐘延遲差異最小。這也是為什么時鐘信號需要單獨布線的原因。

CTS工具，Synopsys的Physical Compiler

4. 布線(Place & Route)

這里的布線就是普通信號布線了，包括各種標準單元（基本邏輯門電路）之間的走線。比如我們平常聽到的0.13um工藝，或者說90nm工藝，實際上就是這里金屬布線可以達到的最小寬度，從微觀上看就是MOS管的溝道長度。

工具Synopsys的Astro

5. 寄生參數提取

由于導線本身存在的電阻，相鄰導線之間的互感,耦合電容在芯片內部會產生信號噪聲，串擾和反射。這些效應會產生信號完整性問題，導致信號電壓波動和變化，如果嚴重就會導致信號失真錯誤。提取寄生參數進行再次的分析驗證，分析信號完整性問題是非常重要的。

工具Synopsys的Star-RCXT

6. 版圖物理驗證

對完成布線的物理版圖進行功能和時序上的驗證，驗證項目很多，如LVS（Layout Vs Schematic）驗證，簡單說，就是版圖與邏輯綜合后的門級電路圖的對比驗證；DRC（Design Rule Checking）：設計規則檢查，檢查連線間距，連線寬度等是否滿足工藝要求， ERC（Electrical Rule Checking）：電氣規則檢查，檢查短路和開路等電氣 規則違例；等等。

工具為Synopsys的Hercules

實際的后端流程還包括電路功耗分析，以及隨著制造工藝不斷進步產生的DFM（可制造性設計）問題，在此不說了。

物理版圖驗證完成也就是整個芯片設計階段完成，下面的就是芯片制造了。物理版圖以GDS II的文件格式交給芯片代工廠（稱為Foundry）在晶圓硅片上做出實際的電路，再進行封裝和測試，就得到了我們實際看見的芯片

二、芯片設計公司排名？

1、英特爾：英特爾是半導體行業和計算創新領域的全球領先廠商。

　　2.高通：是全球領先的無線科技創新者，變革了世界連接、計算和溝通的方式。

　　3.英偉達

　　4.聯發科技

　　5.海思：海思是全球領先的Fabless半導體與器件設計公司。

　　6.博通：博通是全球領先的有線和無線通信半導體公司。

　　7.AMD

　　8.TI德州儀器

　　9.ST意法半導體：意法半導體是世界最大的半導體公司之一。

　　10.NXP：打造安全自動駕駛汽車的明確、精簡的方式。

三、仿生芯片設計原理？

仿生芯片是依據仿生學原理:

模仿生物結構、運動特性等設計的機電系統，已逐漸在反恐防爆、太空探索、搶險救災等不適合由人來承擔任務的環境中凸顯出良好的應用前景。

根據仿生學的主要研究方法，需要先研究生物原型，將生物原型的特征點進行提取和數學分析，獲取運動數據，建立運動學和動力學計算模型，最后完成機器人的機械結構與控制系統設計。

四、cadence 芯片設計軟件？

Cadence 芯片設計軟件是一款集成電路設計軟件。Cadence的軟件芯片設計包括設計電路集成和全面定制，包括屬性：輸入原理，造型(的Verilog-AMS)，電路仿真，自定義模板，審查和批準了物理提取和解讀(注)背景。

它主要就是用于幫助設計師更加快捷的設計出集成電路的方案，通過仿真模擬分析得出結果，將最好的電路運用于實際。這樣做的好處就是避免后期使用的時候出現什么問題，確定工作能夠高效的進行。

五、intel是芯片設計還是芯片代工？

芯片代工。全球半導體巨頭英特爾最近宣布將其制造資源重新集中在自己的產品上，這一舉措難免讓外界猜想英特爾可能會停止定制芯片代工業務，并且芯片制造業的消息人士回應稱，他們不會對英特爾退出代工市場感到意外。

英特爾多年來一直在競爭芯片代工市場，接受其他芯片設計公司的委托，利用自身的芯片工廠和制造工藝為客戶生產芯片。英特爾公司的芯片代工服務要求比競爭對手的價格更高，其實英特爾實際上并沒有大客戶或大訂單的記錄。

六、芯片架構和芯片設計的區別？

架構是一個很top level的事情，負責設計芯片的整體結構、組件、吞吐量、算力等等，但是具體的細節不涉及。

芯片設計就要考慮很細節的內容，比如電路實現和布線等等。

七、ui設計看學歷嗎？

ui設計要去大公司學歷很重要，如果是一般公司，主要看經驗和作品。

八、ui設計學歷限制嗎？

對于學歷的要求并不是非常高。比如UI設計、商業插畫設計、游戲美術設計、影視后期設計等等cg設計崗位，這些崗位比起學歷，企業更看重的是你的設計水平、作品質量是否過關。

所以低學歷又想要從事高薪工作的同學們，學習cg設計是一個非常不錯的選擇，而學習UI設計不需要多么深厚的繪畫技能，大家可以了解一下。

九、logo設計要什么學歷？

10學LOGO設計一般要會Adobe Photoshop、CorelDRAW兩個軟件就可以了，Adobe Photoshop用來調色，或者說有時要做一些立體效果。而CorelDRAW主要是用來做圖形的設計。設計LOGO，還要學習顏色代表的意義，象征什么的。初學者可以去買一些關于LOGO設計案例的書來看，然后就是自己多想，多做,希望能幫到你

十、韋爾是設計芯片還是生產芯片？

韋爾股份主要設計芯片，也在生產芯片。